CPU Pipeline, 명령어들이 cycle 마다 한 단계씩 진행
현대 CPU 는 한 명령어가 끝나기 전에 다음 명령어 fetch 를 시작한다. 5단계 파이프라인이면 5개의 명령어가 동시에 다른 단계에서 진행된다. 분기 예측, 데이터 의존성 등이 hazard 의 원인.
메타데이터
| ID | cpu-pipeline |
| 카테고리 | architecture |
| 버전 | v4 |
| 길이 | 12.0s (12000ms) |
| 구성 | 17 elements · 7 chapters · 6 effects |
| 태그 | #cpu #pipeline #instruction-pipelining #hazard |
본문에 삽입
```anim:cpu-pipeline
{}
```